Die Anschlussbelegungen der wichtigsten ICs im CPC: Das RAM 4164Das RAM des Schneider CPC 464 und 664 besteht aus 8 Bausteinen vom Typ 4164. Der Schneider CPC 6128 enthält entsprechend seiner doppelten Speicherkapazität 16 Stück davon.

Alle Pins der RAM-Bausteine sind deshalb völlig parallel angeschlossen, die jeweils entsprechenden Pins aller ICs sind miteinander verbunden. Ausgenommen sind natürlich die Datenanschluesse, die jeweils mit einer anderen Leitung des Datenbusses verbunden sind.

Garbage Collection: ... beim CPC 464Beim CPC 6128 sind sogar alle 16 ICs auf diese Weise völlig identisch angeschlossen. Nur die CAS-Anschlüsse (column address Erklärung zu den verwendeten Bezeichnungen: Strobestrobe) sind für die beiden Baenke verschieden.

Die Anschlussbelegung der RAMs 4164

                            ___  ___
                   nc     o|1  \/ 16|o     Erklärung zu den Anschlüssen: Vcc und Vss
Erklärung zu den Anschluss-Bezeichnungen: Vcc und VssVss 0 Volt
                  Din --> o|        |o <-- (0) MAIN FIRMWARE JUMPBLOCK: CASSETTE MANAGER
Die Firmware des Schneider CPC: CASSETTE MANAGERCAS
               WE (0) --> o|        |o --> Dout
              RAS (0) --> o|  4164  |o <-- A6
                   Der Zeichensatz des Schneider CPC: &A0 = 160A0 --> o|        |o <-- A3
                   A2 --> o|        |o <-- A4
                   A1 --> o|        |o <-- A5
           Vdd +5 Volt    o|________|o <-- A7

Erklärungen zu den Bezeichnungen

Vdd und Vss

Über diese Pins werden die RAMs mit Strom versorgt. Dynamische RAM-Bausteine verbrauchen kaum Strom. Aber wenn, dann reichlich: Die Stromspitzen, die beim massenweisen Umschalten der Gatter in den ICs auftreten, müssen außen unbedingt durch parallel geschaltete Kondensatoren geglaettet werden, sonst bricht im entscheidenden Moment immer die Spannung zusammen.

A0 bis A7 - Adressleitungen

Um eine Speicherzelle korrekt zu adressieren, benötigt jedes IC genau 16 Adressbits. Diese werden in zwei Hälften eingelatcht, wozu die Steuereingänge RAS und MAIN FIRMWARE JUMPBLOCK: CASSETTE MANAGER
Die Firmware des Schneider CPC: CASSETTE MANAGERCAS dienen.

RAS und CAS - row / column address strobe

Mit einer negativen Flanke an RAS wird die obere Adresshälfte (Erklärung der Anschlussbelegung: A8
Der Zeichensatz des Schneider CPC: &A8 = 168A8 bis A15 der Die ICs im Überblick: Die CPU Z80
Das Innenleben der CPC-Rechner: Die CPU Z80
Die Anschlussbelegungen der wichtigsten ICs im CPC: Die CPU Z80CPU) vom Die Anschlussbelegungen der wichtigsten ICs im CPC: Das RAM 4164RAM-IC übernommen. Diese nennt man auch, von der inneren Organisation der ICs her, Zeilenadresse. Die Spaltenadresse (Erklärung der Anschlussbelegung: A0 bis A7A0 bis A7 der Die ICs im Überblick: Die CPU Z80
Das Innenleben der CPC-Rechner: Die CPU Z80
Die Anschlussbelegungen der wichtigsten ICs im CPC: Die CPU Z80CPU) wird mit MAIN FIRMWARE JUMPBLOCK: CASSETTE MANAGER
Die Firmware des Schneider CPC: CASSETTE MANAGERCAS übernommen.

Din und Dout - Data in / out

Die RAMs vom Typ 4164 haben einen getrennten Daten-Ein- und -Ausgang. Das ist speziell für sogenannte Read-Modify-Write-Cycles gedacht, bei denen eine Speicherzelle gelesen und gleich darauf neu beschrieben wird. Die ICs im Überblick: Die CPU Z80
Das Innenleben der CPC-Rechner: Die CPU Z80
Die Anschlussbelegungen der wichtigsten ICs im CPC: Die CPU Z80Die CPU Z80 ist dazu aber nicht in der Lage. Trotzdem wird im Schneider CPC von der Trennung des Daten-Ein- und -Ausganges Gebrauch gemacht. Dout ist mit dem Erklärung zu den Anschlüssen: D0 bis D7Datenbus der Die ICs im Überblick: Die ULA 40007, 40008 oder 40010
Die Anschlussbelegungen der wichtigsten ICs im CPC: Die ULA 40007 und 40008 (CPC 464 und 664)
Die Anschlussbelegungen der wichtigsten ICs im CPC: Die ULA 40010 (CPC 6128)ULA verbunden, Din direkt mit dem der Die ICs im Überblick: Die CPU Z80
Das Innenleben der CPC-Rechner: Die CPU Z80
Die Anschlussbelegungen der wichtigsten ICs im CPC: Die CPU Z80CPU.

WE - Write Enable

nc - not connected

Dieser Pin ist im RAM nicht angeschlossen. Die Nachfolge-ICs vom Typ 41256 mit vierfacher Speicherkapazität haben hier noch einen zusätzlichen Adress-Anschluss.

Refresh der dynamischen RAMs

Die Ansteuerung der dynamischen RAMs im Schneider CPC ist im Kapitel über Speicher und Peripherie: Die ULA
Die Bildausgabe: Die ULAdie ULA bereits ausführlich behandelt Datenbreite: Wordsworden. Dafür folgen hier ein paar technische Details. Sie sollen erklären, wie das schier unersättliche Informationsbedürfnis von Die ICs im Überblick: Die CPU Z80
Das Innenleben der CPC-Rechner: Die CPU Z80
Die Anschlussbelegungen der wichtigsten ICs im CPC: Die CPU Z80CPU und Video-Ausgabe (bis zu 3 Datentypen: Bytes
Datenbreite: BytesBytes pro Mikrosekunde) überhaupt realisiert werden konnte.

Zunächst aber ein kurzer Seitensprung zum Alle noch folgenden Anschlüsse fallen unter die Rubrik STEUER- oder auch CONTROLBUS:: RFSH - RefreshREFRESH:

Damit bezeichnet man das Wiederauffrischen der gespeicherten Informationen in dynamischen Speicherzellen. Diese speichern ihre Datenbreite: Bits
Port B - Input: &F5xx: Bit 0:
Port B - Input: &F5xx: Bit 4:
Port B - Input: &F5xx: Bit 5:
Port B - Input: &F5xx: Bit 6:
Port B - Input: &F5xx: Bit 7:
Port C - Output: &F6xx: Bit 4:
Port C - Output: &F6xx: Bit 5:Bits nämlich nicht statisch, also fest in Flip-Flops, wo eine Information bis zum Ausschalten des Computers unverändert erhalten bleibt.

Ihr Speicherprinzip ist 'dynamisch': Um eine Eins zu speichern, wird in der entsprechenden Zelle ein Kondensator aufgeladen, für eine Real: NullNull eben nicht. Aber der Kondensator verliert sehr schnell an Spannung, schließlich beträgt seine Kapazität nur einen Bruchteil eines Picofarads. Die gespeicherte Information ist auf dem besten Wege, verloren zu gehen.

Deshalb müssen alle Speicherzellen regelmäßig ausgelesen werden. Danach sind die Kondensatoren zwar völlig entladen, schreibt man aber die gerade gelesene Information wieder in die Speicherzellen zurück, so glänzt der Inhalt wieder wie am ersten Tag.

Um die Informationen in einem dynamischen RAM zu erhalten muss also ein erheblicher Aufwand betrieben werden. Der (entscheidende) Vorteil ist aber, dass pro gespeichertem Datenbreite: Bits
Port B - Input: &F5xx: Bit 0:
Port B - Input: &F5xx: Bit 4:
Port B - Input: &F5xx: Bit 5:
Port B - Input: &F5xx: Bit 6:
Port B - Input: &F5xx: Bit 7:
Port C - Output: &F6xx: Bit 4:
Port C - Output: &F6xx: Bit 5:Bit nur eine Gatterfunktion und ein Kondensator benötigt werden. Bei den statischen RAMs sind es 5 oder 6 Gatter! Dadurch kann die selbe Information auf einem viel kleineren Chip gespeichert werden, was natürlich viel preiswerter ist.

Nun ist es aber ein sehr mühsames Geschäft, Zelle für Zelle aufzufrischen. Außerdem wäre man zu langsam, wollte man die einzelnen Speicherzellen nacheinander bearbeiten.

Man nutzt deshalb die Tatsache aus, dass die Speicherzellen auf dem Chip bereits in einer rechteckigen Fläche organisiert sind. Man liest deshalb immer eine ganze Zeile aus und schreibt deren Inhalt zurück.

Diesen Alle noch folgenden Anschlüsse fallen unter die Rubrik STEUER- oder auch CONTROLBUS:: RFSH - RefreshRefresh führen alle Speicher-ICs automatisch durch, wenn man ihnen eine Adresshälfte mit RAS (row = Zeile) übergibt.

Das CAS-Signal selektiert dann nur noch eine spezielle Zelle innerhalb dieser Zeile, die dann ausgegeben (WE=1) oder neu beschrieben wird (WE=0).

Trotzdem wird im Schneider CPC der Alle noch folgenden Anschlüsse fallen unter die Rubrik STEUER- oder auch CONTROLBUS:: RFSH - RefreshRefresh von der Die ICs im Überblick: Die ULA 40007, 40008 oder 40010
Die Anschlussbelegungen der wichtigsten ICs im CPC: Die ULA 40007 und 40008 (CPC 464 und 664)
Die Anschlussbelegungen der wichtigsten ICs im CPC: Die ULA 40010 (CPC 6128)ULA besorgt: Diese liest ja 50 mal pro Sekunde den gesamten Bildschirmspeicher aus, der ein komplettes RAM-Viertel ausmacht. Die Adressbits A14 und A15 haben einen konstanten Wert (und bestimmen damit, in welchem Adressviertel der Die ICs im Überblick: Die CPU Z80
Das Innenleben der CPC-Rechner: Die CPU Z80
Die Anschlussbelegungen der wichtigsten ICs im CPC: Die CPU Z80CPU der Bildwiederholspeicher liegt), Der Zeichensatz des Schneider CPC: &A0 = 160A0 bis A13 werden aber komplett und immer wieder durchgetickert.

Hier half man sich bei Amstrad mit einem Trick, der so simpel wie auch genial ist: Die Adressleitungen der Die ICs im Überblick: Die CPU Z80
Das Innenleben der CPC-Rechner: Die CPU Z80
Die Anschlussbelegungen der wichtigsten ICs im CPC: Die CPU Z80CPU werden einfach nicht an den entsprechenden Speicher und Peripherie: Die Anschlüsse am Schneider CPCAnschlüssen der dynamischen RAMs angeschlossen, sondern recht wild vertauscht.

Das ist ohne weiteres möglich, denn jeder Adresspin der Die Anschlussbelegungen der wichtigsten ICs im CPC: Das RAM 4164RAM-ICs ist eigentlich gleichwertig und kann nur willkürlich nummeriert werden. Diese Nummerierung kann, muss aber nicht die interne Iterationen - Schleifen: StrukturStruktur der ICs wiederspiegeln.

Es ergeben sich nur zwei Einschränkungen. Die RAS- und CAS-Adresshälften sind nicht beliebig untereinander austauschbar:

Die Adressbits A14 und A15 der Die ICs im Überblick: Die CPU Z80
Das Innenleben der CPC-Rechner: Die CPU Z80
Die Anschlussbelegungen der wichtigsten ICs im CPC: Die CPU Z80CPU sollten nicht in der RAS-Adresshälfte angelegt werden, da das ja gerade das Problem mit dem Alle noch folgenden Anschlüsse fallen unter die Rubrik STEUER- oder auch CONTROLBUS:: RFSH - RefreshRefresh verursacht.

li Der Zeichensatz des Schneider CPC: &A0 = 160A0 muss in der CAS-Hälfte liegen, da das Gate Datenspeicherung und Datenstrukturen: ArraysArray jeweils zwei Datentypen: Bytes
Datenbreite: BytesBytes im sogenannten Page Die Kodierung der Tintennummern in den Bildschirm-Bytes: Mode 2:
Die Kodierung der Tintennummern in den Bildschirm-Bytes: Mode 1:
Die Kodierung der Tintennummern in den Bildschirm-Bytes: Mode 0:Mode aus dem Video-RAM ausliest. Hiebei wird keine neue RAS-Hälfte adressiert, sondern für das zweite Datentypen: Bytes
Datenbreite: BytesByte nur noch MAIN FIRMWARE JUMPBLOCK: CASSETTE MANAGER
Die Firmware des Schneider CPC: CASSETTE MANAGERCAS verändert.

Von den vielen möglichen Zuordnungen CPU-Adresse <-> RAM-Adresse hat man im Schneider CPC 464 folgende verwirklicht:

      <----------- RAS ------------> | <----------- MAIN FIRMWARE JUMPBLOCK: CASSETTE MANAGER
Die Firmware des Schneider CPC: CASSETTE MANAGERCAS ------------>
                                     |
RAM | 0   1   2   3   4   5   6   7  |  0   1   2   3   4   5   6   7
----+--------------------------------+--------------------------------
Die ICs im Überblick: Die CPU Z80
Das Innenleben der CPC-Rechner: Die CPU Z80
Die Anschlussbelegungen der wichtigsten ICs im CPC: Die CPU Z80CPU | A2  A1  A4  A3  A6  A5  Erklärung der Anschlussbelegung: A8
Der Zeichensatz des Schneider CPC: &A8 = 168A8  A7 | A9  Der Zeichensatz des Schneider CPC: &A0 = 160A0  A11 A10 A13 A12 A15 A14

Adressierungsarten der dynamischen RAM-ICs im Schneider CPC

Der Zugriff auf ein spezielles Datenbreite: Bits
Port B - Input: &F5xx: Bit 0:
Port B - Input: &F5xx: Bit 4:
Port B - Input: &F5xx: Bit 5:
Port B - Input: &F5xx: Bit 6:
Port B - Input: &F5xx: Bit 7:
Port C - Output: &F6xx: Bit 4:
Port C - Output: &F6xx: Bit 5:Bit im Speicherfeld ist für die dynamischen RAMs ein äußerst komplizierter Vorgang.

Die so adressierte Speicherzeile, die aus 512 Datenbreite: Bits
Port B - Input: &F5xx: Bit 0:
Port B - Input: &F5xx: Bit 4:
Port B - Input: &F5xx: Bit 5:
Port B - Input: &F5xx: Bit 6:
Port B - Input: &F5xx: Bit 7:
Port C - Output: &F6xx: Bit 4:
Port C - Output: &F6xx: Bit 5:Bits besteht, wird in eine Hilfszeile statischen RAMs kopiert, worauf die Kondensatoren der dynamischen Speicherzeile leer sind!

Nun sollte möglichst bald der CAS-Impuls kommen, mit dem die Spaltenadresse eingelesen wird. Deren acht Port B - Input: &F5xx: Bits 1, 2 und 3:
Port C - Output: &F6xx: Bit 6 und 7:Bits und das von der Zeilenadresse übrig gebliebene Datenbreite: Bits
Port B - Input: &F5xx: Bit 0:
Port B - Input: &F5xx: Bit 4:
Port B - Input: &F5xx: Bit 5:
Port B - Input: &F5xx: Bit 6:
Port B - Input: &F5xx: Bit 7:
Port C - Output: &F6xx: Bit 4:
Port C - Output: &F6xx: Bit 5:Bit wählen nun genau eine Zelle aus den 512 möglichen der Hilfszeile aus. Das dauert ein Weilchen, knapp 100 Nanosekunden nach der 1-0-Flanke an MAIN FIRMWARE JUMPBLOCK: CASSETTE MANAGER
Die Firmware des Schneider CPC: CASSETTE MANAGERCAS ist Hardware-Basteleien: Das 8. Bitdas Bit aber angewählt.

Jenachdem, ob an WE ein logisches Real: NullNull- oder Eins-Signal anliegt, wird es an Dout verstärkt ausgegeben, oder entsprechend Din neu gesetzt.

Danach muss der Zwischenspeicher wieder in die Speicherzeile zurückkopiert werden, was mit der steigenden Flanke an RAS geschieht. Hardware-Basteleien: Das 8. BitDas Bit ist neu gesetzt (oder ausgelesen) und, wie wunderbar, die Zeile wieder aufgefrischt.

Hardware-Basteleien: Das 8. BitDas Bit wird dabei an Dout so lange zwischengespeichert und ausgegeben, wie MAIN FIRMWARE JUMPBLOCK: CASSETTE MANAGER
Die Firmware des Schneider CPC: CASSETTE MANAGERCAS auf Null-Potential liegt.

Das ist der einfachste Fall, ein ganz normaler Schreib- oder Lesezugriff, wie er im Schneider CPC immer für die Die ICs im Überblick: Die CPU Z80
Das Innenleben der CPC-Rechner: Die CPU Z80
Die Anschlussbelegungen der wichtigsten ICs im CPC: Die CPU Z80CPU ausgelöst wird. Man erkennt aber schon, dass bestimmte Wartezeiten eingehalten werden müssen, bis die Information jeweils bereit steht. Und vor allem: Die 'Zugriffszeit' auf ein Datum ist nicht die gleiche wie die 'Zykluszeit': Nach dem 'Zugriff' auf das Datum muss der 'Zyklus' noch beendet werden, indem die Hilfszeile in den Speicher zurückkopiert wird.

Die im Schneider CPC verwendeten RAMs haben eine Zugriffszeit von 150 Nanosekunden. Ihre minimale Zykluszeit beträgt 260 Nanosekunden. Damit wären theoretisch 3 Speicherzugriffe pro Mikrosekunde möglich: 3*260=780. Das setzt allerdings eine optimale Abfolge der einzelnen Signale voraus, die sich in der Praxis nur selten erreichen lassen.

Im Schneider CPC wird deshalb auch vom sogenannten Page Die Kodierung der Tintennummern in den Bildschirm-Bytes: Mode 2:
Die Kodierung der Tintennummern in den Bildschirm-Bytes: Mode 1:
Die Kodierung der Tintennummern in den Bildschirm-Bytes: Mode 0:Mode Gebrauch gemacht: Speicher und Peripherie: Die ULA
Die Bildausgabe: Die ULADie ULA liest pro Mikrosekunde zwei Datentypen: Bytes
Datenbreite: BytesBytes aus dem Video-RAM, die sich nur im untersten Adressbit (Der Zeichensatz des Schneider CPC: &A0 = 160A0) unterscheiden. Dafür muss keine neue Zeile in den Die Anschlussbelegungen der wichtigsten ICs im CPC: Das RAM 4164RAM-ICs angewählt werden. Ein neuer CAS-Impuls mit einer neuen Spaltenadresse genügt. Ein Page-Mode-Lesezyklus ist dabei nur 125 Nanosekunden lang. Die für die drei Speicherzugriffe benötigte Zeit reduziert sich also auf 260+260+125 = 625 Nanosekunden. Das ist natürlich wieder nur der Idealwert. Die einzelnen Signale, die Speicher und Peripherie: Die ULA
Die Bildausgabe: Die ULAdie ULA ja aus dem 16-MHz-Eingangstakt erzeugen muss, lassen sich jetzt aber schon recht großzügig bis zur nächsten Flanke des Alle noch folgenden Anschlüsse fallen unter die Rubrik STEUER- oder auch CONTROLBUS:: Takt
Erklärung der Anschlussbelegung: Takt
Erklärung zu den verwendeten Bezeichnungen: TaktTaktes ausweiten.

[<prev] [top] [next>]

Das Schneider CPC Systembuch

Das Innenleben der CPC-Rechner

Der Schreib-/Lesespeicher - das RAM