Das Schneider CPC Systembuch

Anhang

Die Z80

Timing-Diagramme für die Speicher- und Peripherie-Zugriffe der Z80

Die Taktflanken, an denen Anhang: Die Z80die Z80 den WAIT-Eingang testet, sind mit einem Pfeil '^' markiert.

Instruction Opcode Fetch - M1-Cycle
           ___     ___     ___     ___     _
    Alle noch folgenden Anschlüsse fallen unter die Rubrik STEUER- oder auch CONTROLBUS:: Takt
Erklärung der Anschlussbelegung: Takt
Erklärung zu den verwendeten Bezeichnungen: Takt
Takt
/ 1 \___/ 2 \___/ 3 \___/ 4 \___/ ^ _____ ________________ Alle noch folgenden Anschlüsse fallen unter die Rubrik STEUER- oder auch CONTROLBUS:: RD und WR - read und write
Erklärung zu den Anschluss-Bezeichnungen: RD - Read
RD
\___________/ _____ ___ ____ Alle noch folgenden Anschlüsse fallen unter die Rubrik STEUER- oder auch CONTROLBUS:: MREQ - memory requestMREQ \___________/ \_______/ _ ________________ Alle noch folgenden Anschlüsse fallen unter die Rubrik STEUER- oder auch CONTROLBUS:: M1 - Machine Cycle OneM1 \_______________/ _________________ Alle noch folgenden Anschlüsse fallen unter die Rubrik STEUER- oder auch CONTROLBUS:: RFSH - RefreshRFSH \_______________/ _______________ _______________ Adr. -<______PC_______X____Refresh____> __ Daten --------------<__>----------------
Memory Read Cycle
           ___     ___     ___     _
    Alle noch folgenden Anschlüsse fallen unter die Rubrik STEUER- oder auch CONTROLBUS:: Takt
Erklärung der Anschlussbelegung: Takt
Erklärung zu den verwendeten Bezeichnungen: Takt
Takt
/ 1 \___/ 2 \___/ 3 \___/ ^ _____ ____ Alle noch folgenden Anschlüsse fallen unter die Rubrik STEUER- oder auch CONTROLBUS:: RD und WR - read und write
Erklärung zu den Anschluss-Bezeichnungen: RD - Read
RD
\_______________/ _____ ____ Alle noch folgenden Anschlüsse fallen unter die Rubrik STEUER- oder auch CONTROLBUS:: MREQ - memory requestMREQ \_______________/ _______________________ Adr. -<_______________________> __ Daten ------------------<__>----
Memory Write Cycle
           ___     ___     ___     _
    Alle noch folgenden Anschlüsse fallen unter die Rubrik STEUER- oder auch CONTROLBUS:: Takt
Erklärung der Anschlussbelegung: Takt
Erklärung zu den verwendeten Bezeichnungen: Takt
Takt
/ 1 \___/ 2 \___/ 3 \___/ ^ _____________ ____ Alle noch folgenden Anschlüsse fallen unter die Rubrik STEUER- oder auch CONTROLBUS:: RD und WR - read und write
Erklärung zu den Anschluss-Bezeichnungen: WR - Write
WR
\_______/ _____ ____ Alle noch folgenden Anschlüsse fallen unter die Rubrik STEUER- oder auch CONTROLBUS:: MREQ - memory requestMREQ \_______________/ _______________________ Adr. -<_______________________> ___________________ Daten -----<___________________>
Input Cycle
           ___     ___     ___     ___     _
    Alle noch folgenden Anschlüsse fallen unter die Rubrik STEUER- oder auch CONTROLBUS:: Takt
Erklärung der Anschlussbelegung: Takt
Erklärung zu den verwendeten Bezeichnungen: Takt
Takt
/ 1 \___/ 2 \___/ 3 \___/ 4 \___/ ^ _________ ____ Alle noch folgenden Anschlüsse fallen unter die Rubrik STEUER- oder auch CONTROLBUS:: RD und WR - read und write
Erklärung zu den Anschluss-Bezeichnungen: RD - Read
RD
\___________________/ _________ ____ Alle noch folgenden Anschlüsse fallen unter die Rubrik STEUER- oder auch CONTROLBUS:: IORQ - Input/Output requestIORQ \___________________/ ________________________________ Adr. -<________________________________> __ Daten --------------------------<__>----
Output Cycle
           ___     ___     ___     ___     _
    Alle noch folgenden Anschlüsse fallen unter die Rubrik STEUER- oder auch CONTROLBUS:: Takt
Erklärung der Anschlussbelegung: Takt
Erklärung zu den verwendeten Bezeichnungen: Takt
Takt
/ 1 \___/ 2 \___/ 3 \___/ 4 \___/ ^ _________ ____ Alle noch folgenden Anschlüsse fallen unter die Rubrik STEUER- oder auch CONTROLBUS:: RD und WR - read und write
Erklärung zu den Anschluss-Bezeichnungen: WR - Write
WR
\___________________/ _________ ____ Alle noch folgenden Anschlüsse fallen unter die Rubrik STEUER- oder auch CONTROLBUS:: IORQ - Input/Output requestIORQ \___________________/ ________________________________ Adr. -<________________________________> ____________________________ Daten -----<____________________________>
Interrupt Acknowledge Cycle
           ___     ___     ___     ___     ___     ___     _
    Alle noch folgenden Anschlüsse fallen unter die Rubrik STEUER- oder auch CONTROLBUS:: Takt
Erklärung der Anschlussbelegung: Takt
Erklärung zu den verwendeten Bezeichnungen: Takt
Takt
/ 1 \___/ 2 \___/ 3 \___/ 4 \___/ 5 \___/ 6 \___/ ^ _____________________ ________________ Alle noch folgenden Anschlüsse fallen unter die Rubrik STEUER- oder auch CONTROLBUS:: IORQ - Input/Output requestIORQ \___________/ _____________________________________ ____ Alle noch folgenden Anschlüsse fallen unter die Rubrik STEUER- oder auch CONTROLBUS:: MREQ - memory requestMREQ \_______/ _ ________________ Alle noch folgenden Anschlüsse fallen unter die Rubrik STEUER- oder auch CONTROLBUS:: M1 - Machine Cycle OneM1 \_______________________________/ _________________________________ Alle noch folgenden Anschlüsse fallen unter die Rubrik STEUER- oder auch CONTROLBUS:: RFSH - RefreshRFSH \_______________/ _______________________________ _______________ Adr. -<_____________PC________________X_____Refresh___> __ Daten ------------------------------<__>----------------

Valid HTML   Valid CSS